该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法，该方法基于相干采样理论，通过合理设置TDC主时钟和校准信号之间的频率差，结合输出信号保持电路，产生校准用的随机信号，在码密度校准过程中，随机信号均匀分布在TDC的延时路径上，实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7 现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC，利用该方法校准plain TDC的码宽(抽头延迟时间)，研究校准了2抽头方式下的TDC的性能参数，时间分辨率(对应TDC的最低有效位，Least Significant Bit, LSB)为24.9 ps，微分非线性为(–0.84～3.1)LSB，积分非线性为(–5.0～2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现，多次测试考核结果表明，单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源，重复性、稳定性较好，实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。

复杂的光谱干扰限制了ICP-AES分析技术的进一步发展。最近提出的一些光谱干扰校正算法都因运算量大,而难以在一般微机上实时运行。本文基于算法和处理速度的综合考虑,采用VLSI数字信号处理器(DSP芯片)构成光谱干扰校正硬件与Shen Lansun(沈兰荪)等人(1989)提出的算法相结合,初步实现了对ICP-AES光谱干扰的实时校正,从而为光谱干扰实时校正的研究开辟了一条新路。

基于视觉采样原理，该文提出了一般化的视觉采样聚类方法VSC。该方法将视觉原理与著名的Weber定律结合起来，其特点是：对聚类初始条件不敏感；Weber定律提供了新的聚类有效性标准，并且该方法所得到的合理的聚类数可以依据Weber定律而得到。大量的实验结果表明了算法VSC的有效性。文中讨论了算法VSC与由Yang Miin-Shen等人(2004)新近提出的基于相似度量的聚类算法SCA之间的内在联系，得出了这两个算法具有一定的同解性质，从而揭示了该文所提方法VSC能够有效地克服算法SCA中参数 不易确定的困难。